Σχεδίαση Ψηφιακών Συστημάτων

[Alive]

Το παρόν thread προορίζεται για το μάθημα "Σχεδίαση Ψηφιακών Συστημάτων". Εδώ μπορείτε να συζητάτε για ό,τι σχετίζεται με το συγκεκριμένο μάθημα. Υπενθυμίζουμε ότι με βάση τους κανονισμούς λειτουργίας του forum απαγορεύονται τα greeklish, double posts και τα κεφαλαία. Για προηγούμενες συζητήσεις μπορείτε να ανατρέξετε εδώ.

Καλή αρχή!

[fox0077]

Τα φροντιστηρια ποτε ξεκινανε;

[remember22]

ψάχνω για ομάδα, αν ενδιαφέρεται κανείς να ασχοληθούμε σοβαρά ας μου στείλει

[fox0077]

ποιο σύγγραμμα προτείνετε;

[p3160235]

Παιδια τα εργαστηρια ειναι υποχρεωτικα?

Στάλθηκε από το ALE-L21 μου χρησιμοποιώντας Tapatalk

[splus]

ποιο σύγγραμμα προτείνετε;

Καλύτερα του Brown που χρησιμοποιεί VHDL και οι διαφάνειες βασίζονται σ' αυτό (του Mano χρησιμοποιεί Verilog που δεν χρειάζεται)

Παιδια τα εργαστηρια ειναι υποχρεωτικα?

Στάλθηκε από το ALE-L21 μου χρησιμοποιώντας Tapatalk

Όχι, θα βγει ανακοίνωση πάντως στο eclass για εγγραφή

[Mickey]

Ξερει κανεις την υλη απο το βιβλιο του Brown;

[NickNick]

Έχει κανείς σημειώσεις από τα φροντιστήρια να ανεβάσει?

[tom11]

Ψάχνω για ομάδα, όποιος ενδιαφέρεται ας στείλει ΠΜ.

[Giorgos.k80]

Ποια είναι η ύλη για την πρώτη εργασία ?

[NickNick]

Είναι καμιά ομάδα που θέλει άτομο για την εργασία?
Στείλτε μου ΠΜ.

[Tyrion]

Παιδιά δεν έχω καταλάβει στην structural σχεδίαση ενός προγράμματος σε vhdl με ποιο τρόπο δηλώνουμε το τι θα κάνουν τα components. Δηλαδή βλέπω συνέχεια να δηλώνουμε εισόδους και εξόδους αλλά δεν βλέπω που λέμε στο πρόγραμμα τι κάνουν αυτές οι πύλες. Ίσως να μην το έχω πιάσει καθόλου το νόημα και να είναι χαζή η απορία αλλά αν κάποιος ξέρει παρακαλώ πολύ να απαντήσει

[Georgilakis Antonios]

Παιδιά δεν έχω καταλάβει στην structural σχεδίαση ενός προγράμματος σε vhdl με ποιο τρόπο δηλώνουμε το τι θα κάνουν τα components. Δηλαδή βλέπω συνέχεια να δηλώνουμε εισόδους και εξόδους αλλά δεν βλέπω που λέμε στο πρόγραμμα τι κάνουν αυτές οι πύλες. Ίσως να μην το έχω πιάσει καθόλου το νόημα και να είναι χαζή η απορία αλλά αν κάποιος ξέρει παρακαλώ πολύ να απαντήσει

Τα ρεύματα εισόδου δηλώνονται σε αρχείο Vector Waveform (VWF). Εκεί θα ορίσεις τι είδους τιμές θα έχει η κάθε είσοδος του κυκλώματος, ενώ οι έξοδοι θα έχουν αρχικά "X". Μετά την προσομοίωση, θα πρατηρήσεις ότι οι έξοδοι θα έχουν πάρει τιμές, εκτός αν σε κάποια σημεία (ή ολικώς) έχουν και πάλι τιμή "Χ". Ανάλογα με τον τρόπο που έχουν συνδεθεί τα διάφορα components και έχει γίνει η περιγραφή του κυκλώματος, θα έχεις και τις ανάλογες τιμές εξόδου.

[i27pt16]

Γεια σε ολους !! Γνωριζει κανεις ποια θα ειναι η δομή της αυριανής προόδου ; Ειχα ακούσει κατι για πολλαπλή επιλογή αλλα δεν ξερω κατα ποσο ισχυει ..

[Georgilakis Antonios]

Γεια σε ολους !! Γνωριζει κανεις ποια θα ειναι η δομή της αυριανής προόδου ; Ειχα ακούσει κατι για πολλαπλή επιλογή αλλα δεν ξερω κατα ποσο ισχυει ..

Συνήθως περιλαμβάνει θεωρία και ασκήσεις, αλλά μην σε πάρω και στον λαιμό μου.
Αυτά ίσχυαν τότε που έδινα, αλλά πάνε και ~3 χρόνια από τότε. Παρόλα αυτά δεν έχω ακούσει για κάποια αλλαγή στην διαδικασία.

Σε κάθε περίπτωση όμως θα πρέπει να είσαι έτοιμος για όλα.

[penytheod]

Ξερει κανεις αν εξεταζομαστε ομαδικά;ή ο καθένας μονος του;

[Tyrion]

Ξέρει κάποιος αν επιτρέπεται Α4 στην τελική εξέταση ??

[ChrysaK]

Ξέρει κάποιος αν επιτρέπεται Α4 στην τελική εξέταση ??

Λογικά όχι